제1세부

“인간 두뇌의 정보 처리 메커니즘을 모사한 저전력, 고효율 뉴로몰픽 인지 하드웨어 설계”

p33
  • 계층화, 모듈화 된 인간 두뇌의 정보 처리 메커니즘을 모사하여 기존 기술의 한계를 극복할 수 있는 저전력, 고효율 뉴로몰픽 인지 하드웨어 설계 (시냅스 13×107개 집적, 60×109 synaptic ops/sec)
  • 뉴로몰픽 하드웨어를 제안하고 기존의 CPU, GPU, NPU 등이 갖는 에너지 효율의 한계를 극복하고 인지, 추론, 학습 과정을 탑재하여 인간 뇌의 학습 능력까지 효율적으로 모방하여 결합하는 구조 연구
1 단계 : 계층화/모듈화 된 뇌 모방 모델 및 하드웨어 연구
  • 계층화/모듈화 된 뇌 피질 모델을 신경망 학습 방법에 대한 모델로 확대 연구
  • 뉴로몰픽 하드웨어에서 가장 큰 부분 및 에너지를 소비하는 지역응답 회로의 최적화를 위한 반도체 회로 수준 뉴런-시냅스 회로 IP 개발 (아날로그 연산기, 혼성 모드 회로 등)
  • 대규모 병렬 처리 형태의 뉴로몰픽 하드웨어 동작 시 발생하는 메모리 병목 현상을 최적화하는 분산 메모리 구조 연구
2 단계: 뉴로몰픽 신경망 회로 설계 및 시뮬레이션
  • 시각 피질모델의 3D 매핑 커넥텀 모델을 학습형 인공지능 모델에 적용하여 정제되지 않은 시각, 청각 데이터에 대한 인지모델 학습 방법 연구
  • 지역 응답 유닛 (뉴런-시냅스) 회로의 지역 및 전역 연결을 위한 에너지/면적 효율적인 온 칩 네트워크 구조 연구
  • 전역적으로 비동기적이고 지역적으로 동기적인 접근 방법으로 낮은 지연시간으로도 전체 시스템간 효율적인 통신을 보장하고, 고성능 전체 뉴로몰픽 하드웨어 시스템의 인지 모델 학습 가능하도록, 지역 응답 유닛 간 짧은 지연시간 통신을 위한 비동기적 통신 방법 연구
  • 뉴로몰픽 하드웨어의 활용률 및 성능 측정을 위한 시뮬레이션 모델 개발. 변형 가능한 뉴로몰픽 태스크를 입력하여 다양한 뉴로몰픽 하드웨어 구조를 평가할 수 있는 시뮬레이터 플랫폼 개발
3 단계: 기존의 병렬처리 하드웨어를 대체하는 뉴로몰픽 하드웨어 구조 연구
  • 2단계까지 연구된 뉴로몰픽 학습 모델에 하드웨어 시뮬레이션 모델 적용. 고효율, 저전력 동작을 위한 뉴로몰픽 하드웨어 태스크 매핑 방법 연구
  • 제안하는 뉴로몰픽 하드웨어 유닛간 통신 프로토콜을 위한 전용 하드웨어 라우터 설계
  • 다수의 하드웨어 유닛 통합하여 뉴로몰픽 지능 학습 수행 검증