제4세부

“미래 인공지능 컴퓨팅을 위한 PIM 원천기술 연구”

4세부
  • 차세대 AI 프로세서를 위한 Logic 공정과 DRAM 공정에 기반한 PIM (Processing- In-Memory) 원천기술 개발 및 확보
  • DRAM 공정을 활용한 AI 가속기 및 프로세서 설계를 통해 DRAM과 AI 프로세서가 통합된 PIM과 이를 위한 기반 설계기술 연구/개발 및 다양한 응용시스템에 대한 탐색 (연산 집적도: 109 operations / mm2)
  • Logic 공정 기반 AI 프로세서와 유기적으로 통신 가능한 PIM Co-processor 기술 연구 (연산 효율성: 1013 operations / W)
1 단계 : DRAM공정 활용 ASIC 기반설계기술 연구
  • Logic 공정 대비 트랜지스터 속도가 3배 이상 느리고 신호 배선 위한 메탈 층의 제한을 받는 DRAM 공정 특성 분석 및 이를 고려한 셀 기반 (Cell-based) 설계 방법론 연구
  • Logic 공정과 비교 가능할 정도의 속도와 집적도를 갖는 DRAM 공정 기반 Logic 회로 구조 연구
  • Logic 공정과 DRAM 공정에서의 효율적인 PIM 연산기 구조 및 배열 구조 연구
2 단계: PIM기반 AI프로세서 원천기술 연구
  • DRAM 공정 기반 Logic 셀 라이브러리 (Cell Library) 설계 및 DRAM Bank 특성 고려한 ISA (Instruction Set Architecture) 개발
  • PIM 내부 연산 처리 Logic의 최적화 구조 및 플로팅 (Floating) 상태에서 노이즈에 강성을 갖는 노이즈 감소 기법 연구
  • RISC-V를 기반으로 한 명령어 확장방식 통해 안정화된 SDK (Software Development Kit) 활용하며, DRAM Bank 특성을 고려한 마이크로 아키텍처 설계 및 최적화된 DMA 컨트롤러 연구
  • PIM 연산 블록 간 효율적인 통신을 위한 노이즈에 강성을 갖는 고속 통신 기법 및 프로토콜 개발
3 단계: PIM 기반 AI 프로세서 검증 및 응용 개발 연구
  • 응용시스템 구축을 위한 다양한 어플리케이션 및 주요 벤치마크 성능 분석
  • 최적화된 하드웨어/소프트웨어 분할 구조 및 멀티쓰레드 프로세서의 스케쥴링 구조 탐색
  • DRAM 공정 기반 PIM과 Logic 공정 기반 PIM 제작, 상호 연결을 통한 AI 프로세서 집적 시스템 개발 및 성능검증