제2세부

“인공지능 컴퓨팅을 위한 기반 아날로그 회로 기술 개발”

p4
  • 인공지능 컴퓨팅을 위한 기반 아날로그 회로기술 개발
  • 고성능 신호처리 회로 개발
  • 저전력 신경망 구현을 위한 아날로그 뉴런 연구 (0.5uJ/classification, CIFAR-10 90% 정확도)
  • 고성능 AI 컴퓨팅용 고효율 전력관리 집적회로 개발 (DVS 속도 100ns/V)
1 단계 : 아날로그 뉴런 및 고출력 고효율 전력변환기 Topology 도출
  • 신호변환기 구조를 응용한 저전력 아날로그 뉴런 구조 제안 및 양자화된 소형 신경망 (Convolutional Neural Network, CNN)구조 도출
  • 복잡한 채널센서 및 조정 없이 플라잉-캐패시터 (Flying-Capacitor)의 충전 밸런스 (Capacitor-Balance)를 사용하여 다채널 인덕터 간 전력 전달량의 불일치를 스스로 보정하는 다중 경로 DC-DC 변환 구조 연구
  • 센서 성능향상을 위한 고해상도 A/D 변환용 오버샘플링 ADC 구조 개발
  • 높은 전력출력에서 플라잉-캐패시터로 에너지 전달경로를 모든 부하로 분산시켜 인덕터 전류와 각 전력 스위치의 전류를 효과적으로 감쇠시키는 다중 경로 DC-DC 변환 기법 개발
2 단계: 아날로그 신경망 구현 및 초고속 DVS를 위한 요소기술 개발
  • 고해상도 ADC를 활용한 이미지 센서의 개발과 아날로그 뉴런에 기반한 신경망의 구현
  • 부하 요구에 따라 다상 변환기의 채널 수를 최적으로 가변하는 제어회로 연구
  • 200MHz 이상의 스위칭 주파수에 대응하기 위한 고효율 고속동작 요소회로 (Gm-Cell, 비교기, PWM 발생기 등)의 집적회로 설계기법 개선
  • 높은 스위칭 주파수에 따른 전력 누수를 최소화하기 위해 칩 내부 플라잉-캐패시터의 폐 에너지를 모아서 재활용하는 에너지-재활용 게이트 드라이버 (Energy-Recycled Gate Driver) 회로설계 연구
  • 고속 센싱 요구에 대응하기 위한 고속 ADC IP 연구
  • 초고속 DVS를 위한 고속응답 피드백 설계 및 부하 감응형 상 (Phase) 제어기법 개발
3 단계: CNN이 결합된 이미지센서 및 완전집적형 Regulator 개발
  • 이미지 센서와 CNN을 결합한 인공지능 기능이 탑재된 이미지 센서 개발
  • 2단계까지의 연구된 구조에 적용 가능한 인덕터 등 수동 소자의 온 칩 완전 집적화 (Full Integration)된 통합 전압 레귤레이터 (Integrated Voltage Regulator, IVR) 개발
  • CNN이 결합된 이미지 센서, 통합 전압 레귤레이터 프로토타입 칩 시작품 개발